Query/Command: PRT SS 4 MAX 1-5 IMG

1/1 JAPIO - (C) JPO- image

PN - JP 60191374 A 19850928 [JP60191374]

TI - PICTURE PROCESSOR

IN - YOSHINO ISAO; NAKAO KUNIMICHI

PA - FUJITSU LTD

AP - JP04749184 19840312 [1984JP-0047491]


IC1 - G06K - 009/00

IC2 - G06F-015/20 G06F-015/62

AB - PURPOSE: To perform the picture processing at a high speed by providing a data processing circuit to a picture processor consisting of a picture input/output circuit, a picture memory circuit and a CPU to give an access to said picture input/output circuit and picture memory circuit respectively via a memory access bus.

- CONSTITUTION: The pictures obtained through a camera 1 are supplied to a picture input/output circuit 3 through a camera control system 2. The picture data is fetched to a picture memory 4 via an external bus and then read by a data processing circuit 20 via a memory access bus 21. The processed data is sent back to the memory 4 via the bus 21. In such a way, the processing can be individually turned into a hard form and delivered to an interface circuit 7 in addition to the soft processing carried out by a CPU5. This attains the picture processing at a high speed.
- COPYRIGHT: (C) 1985, JPO&Japio

Click on image to view Tiff



⑲ 日本国特許庁(JP)

而特許出願公開

⑩公開特許公報(A)

昭60-191374

@Int Cl.4

識別記号

庁内整理番号

@公開 昭和60年(1985)9月28日

G 06 K G 06 F 9/00 15/20 15/62 Z -8320-5B 6619-5B 6619-5B

未請求 発明の数 1 (全4頁) 審査請求

❷発明の名称

画像処理装置

野

願 昭59-47491 创特

昭59(1984)3月12日 93出

·明 吉 何発

颋

川崎市中原区上小田中1015番地 富士通株式会社内

明 者 ⑫発

尾 中

邦 道

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

願 人 富士通株式会社 の出

弁理士 松岡 宏四郎 理一人 個代

譕

1. 発明の名称

画像处理装置

2. 特許請求の範囲

画像入出力回路、画像メモリ回路および制御C PUとを育する画像処理装置において、データ処 理回路を新たに設け、且つ該データ処理回路と上 記画像メモリ回路および画像入出力回路とにアク セスするハード処理用のメモリアクセスバスを設 けて、CPUパスを経由してソフト的に行なう処 理と同様の処理機能を該メモリアクセスバスを経 由しておこなうようにしたことを特徴とする面像

- 3. 発明の詳細な説明
- (a) 発明の技術分野

本発明は画像処理装置に係り、例えば半導体装 置を製造する際、自動的にポンディング位置を認 遊してワイヤーボンディングする自動ポンディン グ装置に付設する画像処理装置に関する。

(b) 技術の背景

半導体装置の発展に伴つて、その製造方法も高 度化されており、マイクロコンピュータ等を用い た自動制御方式を各工程に採り入れて、製造が行 なわれている。上記したワイヤーボンディングエ 程やチップポンディング工程にも自動ポンディン グ方式が用いられ、そのための半導体チップ表面 を自動的に認識する画像処理装置が汎用化されて きた。

本発明はこのような画像処理装置に関するもの であるが、必ずしもこれに限定されたものではな い。汎くマイクロコンピュータ等によつて西依認 戯処理を行なう装置全般に係わる提案である。

(c) 従来技術と問題点

第1図はこのような従来の画像処理装置の構成 図を示しており、カメラ1によつて取り込まれた 画像(例えばチップ面の像)はカメラ制御系2を 通じて画像入出力回路3に入力され、この画像入 出力回路専用の画像メモリ回路4(以下、画像メ モリと略す) に格納される。且つ、格納された二 値化メモリデータは、CPU(中央制御装置) 5

で制御されたCPUバス6を経由して選時にCPUSで処理され、その処理データはインターフエクは第2図に示すCPU8で制御された外部処理を成立して必要である。この他のCPU8で制御された外部処理がように、他のCPU8で制御された外部処理がように、例えば自動ウィンターフェイス回路9に入力され、統領とは、例えば自動ウィンテックに基づいて機関部が可動されるものである。

ところで、上記第1図に示している画像処理装置はカメラ)によつて取り込まれた画像を一旦、画像メモリ4に格納し、その格納されたメモリデータをCPUバス6を経由して通宜にソフト的にCPUSで処理されて、耳皮処理データが画像メモリ4に格納され、再びこの処理データがCPUバス6を経由してインターフェース回路7より出力されている。

しかしながら、このようなソフト的な処理のみによる方式は処理自体が複雑になり、データ処理 ヤデータ転送に多くの時間を要する欠点がある。

ぬ 発明の目的

本発明は、このような欠点を取り除き、処理スピードを速くする画像処理装置を提案するものである。

(c) 発明の構成

その目的は、画像人出力回路、画像メモリ回路 および制御CPUを有する画像認識技麗において、 データ処理回路を新たに設け、且つ該データ処理 回路と上記画像メモリ回路および画像人出力回路 とにアクセスするハード処理用のメモリアクセス バスを設けて、CPUバスを経由してソフト的に 行なう処理と同様の処理機能を該メモリアクセス バスを経由しておこなうようにしたことを特徴と する画像処理装置によって達成される。

(1) 発明の実施例

以下、本発明を辞知に説明するが、言い換えれば本発明は従来の制御CPUによるソフト的な処

3

理に加え、演算処理をハード化して別個にデータ 処理回路を設けて、画像入出力回路より独立させ た画像メモリに直接アクセスできるようにした方 式で、そのためCPUパス5とは別の外部パスを 値えた体系に構成するものである。

第3 図はこのような本発明にかかる簡像処理装置の構成図を示しており、20かデータ処理回路が21がメモリアクセスバス(以下、外部バスと一符のの記号は第1 図と同一部分に同一番の付してある。このような構成にすると、まずの人が付してある。このような構成にすると、まずの人が一方となる。そのにはなるできる。そのため、CPU 5 では他の処理が行なって処理スピードが遠くすることができる。

第 4 図は更に詳しいデータ処理回路20と画像メモリ 4 との構成図を示しており、41はメモリ、42はバスコントローラ、43は外部パスパッフア、44

は C P リバスバッフアである。このように、データ処理回路 20からリード 信号又はライト 信号が送られ、アドレスが指定されて、データがデータ処理回路 20と画像メモリ 4 との間で直接交換されるが、一方では従来の C P リバスを経由しても同様の処理が行なえることを示している。

かようにすれば、第3図における同一外部バス 21を有する処理回路の複数個を接続することがで きて、処理能力を増やすことも可能である。

更に、第5図に示すように外部処理装置に転送する場合、画像メモリイに外部処理装置のCPUパス10をアクセスすることによつて、外部処理装置に画像メモリイを共有させることができる利点がある。

(11) 発明の効果

以上の説明から利るように、本発明によれば面 像処理装置におけるソフト処理にハード的な処理 を併設させるため、処理スピードが高速化する効 思の大きいものである。


4.・図面の簡単な説明


第1図は従来の画像処理装置の構成図、第2図 そのデータ転送の体系図、第3図は本発明にかか る画像処理装置の構成図、第4図は第3図のうち の詳報なデータ処理回路と画像メモリとの構成図、 第5図は本発明に係わるデータ転送の体系図であ る。

図中、1 はカメラ、2 はカメラ制御系、3 は頭像人出力回路、4 は画像メモリ(装置)、5、8 はCPU、6、10はCPUパス、7、9 はインターフェース回路、11 はメモリ、20 はデータ処理回路、21 は外部パスを示している。


代理人 弁理士 松 岡 宏 四 郎

7






鄉 3 図



鄭 4 図



第 5 図

